

## デジタル信号の性質と高速伝送技術

### 第7回 デジタル差動線路の動作と適切な終端

LVDS.100 Ω差動終端の効果を実験

志田 晟  
Akira Shida

#### ● 今回のねらい

- デジタル差動伝送回路は、コモン・モード成分を打ち消すことができます。そのようなすを簡単な実験で示します。これにより、デジタル差動伝送回路の動作のポイントがつかめます。
- デジタル差動伝送では、信号波形の乱れを防ぐ**終端抵抗**の入れ方にいろいろな方法があります。それらの違いによる信号への影響を、回路実験と回路シミュレータを使用して示します。これにより、デジタル差動伝送の線路と終端の設計ポイントを理解します。

#### デジタル差動回路の動作を実験で確かめる

#### ● デジタル差動回路とアナログ差動回路の違い

一般のロジック回路では、入力信号レベルがHighかLowかによって回路の動作が決まります。例えば、入力信号の論理を反転するインバータであれば、Highレベルの入力では出力がLowレベルになります。一方、**デジタル差動回路では、2本の信号線路が一对となって一つのデータが送られます。**アナログ差動回路のように、グラウンド電位に対してプラス/マイナス両電位の信号が送られるのではなく、一方の線




図7-1 デジタル差動回路の入力回路

にロジックのHighが送られるときにもう一方の線にはロジックのLowが、一方の線にLowが送られるときにもう一方にはHighというように送られます。

図7-1は、一般的なデジタル差動回路を簡単に示したものです。IN<sub>1</sub>とIN<sub>2</sub>が入力です。ここではFETで示していますが、バイポーラ・トランジスタで構成されることもあります。この構成では、FETは**定電流源**I<sub>1</sub>につながっており、二つの入力電圧が違うときに電源側に付いている抵抗R<sub>1</sub>、R<sub>2</sub>を流れる電流の合計が一定になるように変化します。図7-1では、R<sub>2</sub>からロジックを取り出しています。

図7-2は、OPアンプLF356の簡略化した内部回路です。左側の(+)と(-)の記号が付いているところが信号入力ピンです。図7-1と同じように、二つの入力は定電流源につながっているFETのゲートにつながっています。OPアンプはアナログ的に増幅することが目的ですから、それ以外の部分はデジタル差動回路とは異なった構成になっているのでここでは触れません。

図7-3は、二つのアナログ・レベルを比較してどちらが大きいかをロジック・レベルで出力するコンパレータLM393の内部回路を簡単に示したものです。やはり、入力信号は一つの定電流源につながった二つのトランジスタのベースにつながっています。出力は、一方のコレクタ側からバッファを経て出力されています。

#### ● デジタル差動回路とアナログ差動回路の入出力波形を観測

図7-4は、コンパレータLM393を使った実験回路です。図7-4(a)は-入力側を一定電圧(2.5V)につなぎ、+入力側に変化する信号を加えています。図7-4(b)は逆に、+入力側を一定電圧(2.5V)につなぎ、-入力側に変化する信号を加えています。

写真7-1は、この回路を実際に動作させて実験しているようすです。500MHz帯域の10:1受動プローブを使用しています。使用したオシロスコープは、




図7-2 OPアンプLF356の内部回路  
入力部は定電流源につながる差動回路となっている






図7-3 アナログ・コンパレータLM393の等価回路



(a) 非反転出力



(b) 反転出力

図7-4 アナログ・コンパレータの入出力波形を観測するための実験回路

サンプリング速度2 Gspsで帯域は500 MHzです。

図7-5に実験結果を示します。図7-5の波形で一直線になっているのが図7-4の⑥点で、2.5Vにつながれているため一定の電圧になっています。上側のもう一つの波形が矩形波状の入力波形(図7-4の③点)、下の波形は出力波形(図7-4の①点)です。この結果から、共通の定電流回路につながれ、一方のコレクタ側の変化を増幅させて出力を取り出す構成のトランジスタ回路は、ベース(ゲート)入力電圧が異なるとどちらが大きいかによって出力が論理的に変化することが分かります。

ただし、このようなコンパレータは、図7-5の時間軸が5 µs/divであることから分かるように、波形が少し遅れてなまっております、応答速度が遅く、高速な




写真7-1 図7-4の実験の様子