

# 連載



Verilog HDLによるロジック回路設計&実機デバッグの実際

## FPGA内部信号が丸見え！ モニタ表示回路の製作

第5回 Verilogソースほぼ完…ROMをロジック回路(LUT)じゃなくて内蔵メモリで構成する

木村 真也 Shinya Kimura

### ● FPGAの中を作るデジタル回路を観測したい

FPGAはいろいろなデジタル回路が作り込めますが、その動作をロジック・アナライザやオシロスコープのような測定器で観察するには、FPGAの外部に信号を引き出す必要があります。FPGAメーカーが提供するロジック・アナライザIPもありますが、もっと直接的かつリアルタイムにモニタへ値を表示するために、本連載では内部信号を外部モニタへ表示する回路を紹介しています。

FPGAには、プログラマブルなロジック回路(LUT；




写真1 FPGAにはロジック回路(LUT)を使わずに構成できるメモリ・ブロックが内蔵されているので使わない手はない

今回使用する予定の48ピンDIPサイズ(0.7インチ×2.75インチ=18mm×70mm)の小型FPGAボード Cmod A7-35T (Digilent社製)。オンライン通販で2万円前後で入手できる。AMD(ザイリンクス)のArtix-7ファミリー XC7A35Y-1CPG236Cを搭載

Lookup Table)を使わずに機能構成できる専用機能ブロックがあります。代表的な機能の1つがメモリです(写真1、図1、図2)。今回は、フォントを格納するROM(フォントROM)や信号名を格納するROM(信号ラベルROM)をメモリ・ブロックを使って構成してみます。通常のSRAMなどと異なり、同期アクセスになるため、タイミング合わせが必要になります。また後半で、本IPのソース・コードの入手方法とカスタマイズについても説明します。

### FPGAの多くには専用メモリが内蔵されている

### ● ロジック回路(LUT)はメモリに使うのはもったいない

FPGAは、ロジックを構成する基本回路以外に、いろいろな専用回路を内蔵しています。主なものとしては、クロック・マネージャ、乗算回路、PCIインターフェース、A-Dコンバータ、メモリ、DSP(デジタル信号処理用積和演算回路)などがあります。

FPGA内部信号丸見えVGA表示回路IP(ISMVGA-IP)では、フォントと信号ラベルをROMに記憶する構成となっています。FPGAに内蔵されているメモリを利用すれば、LUTの使用量を減らせます。実装回路の規模とFPGA規模の関係で、LUTが不足したり大量に使用できなかつたりしたときの解決方法になり




図1 FPGA内蔵メモリの構造と端子機能

- 第1回 製作するFPGA内部信号まる見え回路IPの特徴(2025年7月号)
- 第2回 VGAモニタへのFPGA内部信号の表示の詳細(2025年8月号)
- 第3回 FPGA内部信号丸見えIPの具体的な回路構成(2025年9月号)