

第4章 MOSFETによる要素回路の設計から動作原理、パラメータ電圧調整まで

ブレイン・モルフィックAI向けシリコン神経ネットワークの回路技術

本章では筆者の研究室で開発しているブレイン・モルフィックAI向けSiNN回路〔文献(1), (2), (3)〕を紹介し、神経活動の特性を非線形数学の視点で抽象化した定性的神経モデルをCMOSアナログ集積回路で実装します。

● SiNNの本命はアナログ回路実装にある

神経スパイクなどの神経活動は、細胞膜の電気容量がイオン粒子の電荷で充放電されることによって発生します。アナログ回路ではキャパシタと電流源とを組み合わせることで、充放電が効率的に再現できます。

神経活動の速度はmsのスケールと遅いため、pAスケールの電流でMOSトランジスタのゲート容量を駆動できます。現代の超低電力アナログSiNNでは、MOSFETのサブスレッショルド領域を利用して数百pWから10nW程度で神経活動を再現します。情報処理に対するノイズの貢献についても、回路の持つ物理ノイズを利用して再現できると期待されます。

一方、TrueNorthでは、消費電力を単純にニューロン数で割ると63nW/ニューロンになります。この数字には神経スパイク情報を伝える通信コストも含まれているので単純比較はできませんが、アナログSiNNより1けた程度大きい数値と言えそうです。IF型モデルの中でも特に簡素なモデルの採用と非同期通信とを組み合わせることで、システム・クロックを1kHzに押さえて電力を削減しています。神経活動の複雑なダイナミクスを再現できるモデルを採用すると、最低でも10倍のシステム・クロックが必要です。さらにノイズを考慮するためにはノイズ生成回路が必要になります。

集積度の面ではデジタルSiNNが圧倒的に有利です。将来的には集積化の課題をクリアしてアナログ




図1 MOSFETの記号
バルク端子は集積回路チップの基板シリコンのこと。4端子の中で、N型MOSFETでは最低の電位に、P型MOSFETでは最高の電位にする必要がある。3端子のディスクリット部品では、バルク端子はソース端子と内部接続されている

SiNNが主流となると考えます。

MOSFETのサブスレッショルド領域

● 超低電力SiNNにはMOSFETを使用する

MOSFETは現代のIT機器で広く用いられているトランジスタです。図1に示すようにMOSFETには、ゲート、ソース、ドレイン、バルクの4つの端子があります。図1(a)のN型MOSFET(nmosとも表記)では、ゲートのソースに対する電圧 V_{GS} によってドレイン、ソース間を流れる電流(ドレイン電流 I_D)を決められます。P型MOSFET(pmosとも表記)では、電圧、電流の極性が逆になります。 V_{GS} に関して、製造プロセスで決まるしきい値電圧 V_{TH} と呼ばれる定数があり、通常の回路では $V_{GS} > V_{TH}$ の範囲で使用します。

● サブスレッショルド領域はfAからnAスケールの超低電流領域である

超低電力SiNNで用いられるサブスレッショルド領域($V_{GS} < V_{TH}$)では、ゲート端子の電位が低いためチャネルに十分な反転層が形成されません。電流はドリフトではなく拡散によってチャネルを流れます。このときドレイン電流 I_D は、次式で求まります。

$$I_D = I_0 \exp\left(\frac{\kappa V_G - V_S}{U_T}\right) \left(1 - \exp\left(\frac{-V_{DS}}{U_T}\right)\right) \quad (1)$$

ただし、 V_{DS} :ドレインのソースに対する電圧 [V]、 V_G , V_S :バルクの電位を0としたときのゲート、ソースの電位、 U_T :熱電圧(27℃で約26mV)、 κ :ゲート-バルク間の容量結合比、 I_0 :トランジスタのサイズや製造プロセスで決まる定数

I_D - V_{GS} 特性と I_D - V_{DS} 特性の例を図2に示します。トランジスタにもよりますが、サブスレッショルド領域での I_D はfAからnAのスケールです。

● サブスレッショルド領域の飽和領域は指数特性を示す

V_{DS} が U_T に比べて十分大きい場合(100mV超)、式(1)は $(1 - \exp(-V_{DS}/U_T)) \approx 1$ とみなせるため、次式のようになります。

$$I_D = I_0 \exp\left(\frac{\kappa V_G - V_S}{U_T}\right) \dots\dots\dots (2)$$

これがサブスレッショルドでの飽和領域〔図2(b)の右側の領域〕です。式(2)は理想モデルなので表現