


# レベルアップ・コーナ



繊細な高周波アナログ信号『データ』の正しい導き方を3次元解説

## 成功への10STEP! 初めてのGbpsハイスピード基板製作

志田 晟 Akira Shida

数百MHzのクロックで動く高速マイコンやFPGAを利用することが増えています。ギガ・ビットを超える高速デジタル信号は、アナログ信号と同じようにとても繊細なので、基板パターン設計が正しくないと誤動作を起こしやすくなります。

本稿では、高速デジタル信号を正しく伝送するための基板パターンの設計ポイントを3次元イラストを使いながら解説していきます。 (編集部)

### デジタル・データは繊細な高周波アナログ信号

#### ● 1Gビット以上と以下は別世界<sup>(1)</sup>

PCI Expressなど数ギガ・ビットの信号伝送入出力に対応するFPGAが多くなっています。比較的扱いやすいFPGA Max 10(インテル)でも、グレードにより700Mbpsまで対応しています<sup>(2)</sup>。

写真1に示すのは、Max 10評価ボードにあるLVDS (Low Voltage Differential Signaling)の差動信号パターンです。LVDSとは高速デジタル信号の差動伝送方式の1つです。図1に示すようなギガ・ビット・クラスの信号伝送基板の設計が一般化しています。

電気信号は周波数にかかわらず回路間のパターン線路をほぼ高速で伝わっています。FR-4基板の表面層パターンを信号が伝わる速度は光速の約0.8倍で1ns




写真1 MAX 10(インテル)の評価ボード上にある差動信号ライン(LVDS)の基板パターン

(約24cm)進みます。

しかし、一般的なロジック・デバイスが動作する数十MHzまでのデジタル回路と、毎秒数百メガ・ビットから上の周波数では考慮すべき点が異なってきます。特にギガ・ビットを超えるほど影響が大きくなります。数十MHz以下と以上の信号パターン設計で最も大きな差は、集中定数回路で扱えないことです。




図1 一般的に利用されているMAX 10でもギガ・ビットに近い高速伝送の出力(LVDS)が使われるようになってきている

【セミナー案内】講師実演] [USBセミナー] 10Gbps伝送を実現する物理層とその評価(講師のライブ実験あり)  
——リタイマ、符号化、スクランブラ、イコライザの解説からコンプライアンス・テストまで  
【講師】 畑山 仁氏、鈴木 克彦氏、3/12(木) 20,000円(税込み)  
【会場】 東京・品川 テクトロニクス社 セミナ・ルーム、<https://seminar.cqpub.co.jp/>