


【セミナー案内】 実習・SDRのためのデジタル・フィルタ設計と実装
 【開催日】 2019年4月21日(日) 10:00-17:00 1日コース
 【受講料】 22,000円(税込み) <https://seminar.cqpub.co.jp/>

連載



周波数/波形解析から信号発生まで! エントリ・キットを始めよう フルデジタルRFプロセッサ SDRで作る私の計測器

第2回 SDR計測器の性能アップとカスタム化に必須!
 HDL入門

加藤 隆志 Takashi Kato

前はFPGA MAX10内蔵のPLLやA-Dコンバータの機能と使い方を簡単に紹介しました。各種システムは、HDLのソースを書かずに本誌2018年9月号で解説した「SDR Block方式」で簡単に構築することができることも紹介しました。

「SDR Block方式」は便利な方法ですが、すべてのブロック間で接続を保証するため、ブロックの入出力データ幅は12ビットに統一されています。12ビットどうしの乗算を行うと演算結果は24ビットになりますが「SDR Block方式」では、乗算結果の下位12ビットは切り捨てるしかありません。そうすると、振幅データ精度の低下、またはデータの解像度を上げる処理(処理の周波数帯域を制限することにより解像度を上げることが可能となる)ができなくなってしまいます。

また、「SDR Block方式」に用意されていない処理を付加する、16ビットや24ビットで処理したい、と思っても、それはできません。

しかし、HDLの知識があればこれらの問題を解決でき、自分だけの特別なSDR計測器を実現できます。

そこで今回は簡単なソースを書いてFPGAを設計し、LED点滅(「Lチカ」と呼ばれる動作)までの開発環境を構築して、HDLを理解する第一歩を進めます。

今後、コラムでは、「SDR Block方式」でシステム構築する方法も解説していく予定ですので、HDLでソースを書くことに対し敷居が高く感じる方は、そちらを参照してください。

〈編集部〉

連載の流れ

● 目指すゴール

図1は連載を進めて最終的に完成させるSDRのブロック図です。この基本形からラジオやスペクトラム・アナライザを構成していきます。

最初の目標は、入口であるA-Dコンバータと、出口であるSPIをつないで、A-Dコンバータで取得した波形データをパソコンへ伝送する簡単なFPGA回路を作ります(図2)。次に、パソコンに静止したグラフィックを表示させるプログラムを作成します。そして、受け取ったデータをリアルタイムに波形表示させます。




図1 最終目標であるSDR測定器のブロック図

【セミナー案内】 Linuxを利用した組み込みシステムの開発 [講師による実験実演付き]
 — 操作法からデバイス・ドライバ作成、ROM化の事例
 【講師】 海老原 祐太郎 氏 3/12(火)~13(水) 40,000円(税込み)
 【会場】 東京・巣鴨 CQ出版社セミナー・ルーム [5F会場] <https://seminar.cqpub.co.jp/>