Timing Report

Need help reading this report?

Design Name pmc
Device, Speed (SpeedFile Version) XC9572XL, -10 (3.0)
Date Created Sat Aug 27 10:36:48 2011
Created By Timing Report Generator: version H.42
Copyright Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved.

Summary

Notes and Warnings
Note: This design contains no timing constraints.
Note: A default set of constraints using a delay of 0.000ns will be used for analysis.

Performance Summary
Min. Clock Period 16.900 ns.
Max. Clock Frequency (fSYSTEM) 59.172 MHz.
Limited by Cycle Time for CLK
Clock to Setup (tCYC) 16.900 ns.
Pad to Pad Delay (tPD) 20.000 ns.
Setup to Clock at the Pad (tSU) 12.000 ns.
Clock Pad to Output Pad Delay (tCO) 20.400 ns.

Timing Constraints

Constraint Name Requirement (ns) Delay (ns) Paths Paths Failing
TS1000 0.0 0.0 0 0
AUTO_TS_F2F 0.0 16.9 305 305
AUTO_TS_P2P 0.0 20.4 15 15
AUTO_TS_P2F 0.0 13.8 6 6
AUTO_TS_F2P 0.0 18.6 27 27


Constraint: TS1000

Description: PERIOD:PERIOD_CLK:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: AUTO_TS_F2F

Description: MAXDELAY:FROM:FFS(*):TO:FFS(*):0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)
DEM<0>.Q to R1.D 0.000 16.900 -16.900
DEM<1>.Q to R1.D 0.000 16.900 -16.900
DEM<2>.Q to RDR<6>.D 0.000 16.900 -16.900


Constraint: AUTO_TS_P2P

Description: MAXDELAY:FROM:PADS(*):TO:PADS(*):0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)
CLK to PWR 0.000 20.400 -20.400
SD to FB 0.000 20.000 -20.000
CLK to SYN 0.000 19.000 -19.000


Constraint: AUTO_TS_P2F

Description: MAXDELAY:FROM:PADS(*):TO:FFS(*):0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)
SD to Q0.D 0.000 13.800 -13.800
SE<0> to TDR<0>.D 0.000 13.800 -13.800
SE<1> to TDR<1>.D 0.000 13.800 -13.800


Constraint: AUTO_TS_F2P

Description: MAXDELAY:FROM:FFS(*):TO:PADS(*):0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)
P<0>.Q to PWR 0.000 18.600 -18.600
P<2>.Q to PWR 0.000 18.600 -18.600
P<3>.Q to PWR 0.000 18.600 -18.600



Number of constraints not met: 4

Data Sheet Report

Maximum External Clock Speeds

Clock fEXT (MHz) Reason
CLK 59.172 Limited by Cycle Time for CLK

Setup/Hold Times for Clocks

Setup/Hold Times for Clock CLK
Source Pad Setup to clk (edge) Hold to clk (edge)
SD 12.000 0.000
SE<0> 12.000 0.000
SE<1> 12.000 0.000
SE<2> 12.000 0.000
SE<3> 12.000 0.000


Clock to Pad Timing

Clock CLK to Pad
Destination Pad Clock (edge) to Pad
PWR 20.400
SYN 19.000
FB 14.500
SD 14.500
DIR 5.800
M1 5.800
M2 5.800
M3 5.800
OE 5.800
P<0> 5.800
P<1> 5.800
P<2> 5.800
P<3> 5.800
STP 5.800


Clock to Setup Times for Clocks

Clock to Setup for clock CLK
Source Destination Delay
DEM<0>.Q R1.D 16.900
DEM<1>.Q R1.D 16.900
DEM<2>.Q RDR<6>.D 16.900
Q0.Q R1.D 16.900
Q0.Q RDR<6>.D 16.900
Q1.Q R1.D 16.900
Q1.Q RDR<6>.D 16.900
R0.Q RDR<6>.D 16.900
R1.Q RDR<6>.D 16.900
RDR<6>.Q RDR<6>.D 16.900
SCI<0>.Q R1.D 16.900
SCI<0>.Q RDR<6>.D 16.900
SCI<1>.Q R1.D 16.900
SCI<1>.Q RDR<6>.D 16.900
SCI<2>.Q R1.D 16.900
SCI<2>.Q RDR<6>.D 16.900
SCI<3>.Q R1.D 16.900
SCI<3>.Q RDR<6>.D 16.900
DEM<0>.Q DEM<1>.D 16.500
DEM<0>.Q DEM<2>.D 16.500
DEM<0>.Q DIR.D 16.500
DEM<0>.Q P<2>.D 16.500
DEM<0>.Q RDR<8>.D 16.500
DEM<0>.Q SD.D 16.500
DEM<1>.Q DEM<0>.D 16.500
DEM<1>.Q DEM<1>.D 16.500
DEM<1>.Q DEM<2>.D 16.500
DEM<1>.Q DIR.D 16.500
DEM<1>.Q OE.D 16.500
DEM<1>.Q RDR<8>.D 16.500
DEM<1>.Q SD.D 16.500
DEM<2>.Q DEM<0>.D 16.500
DEM<2>.Q DEM<1>.D 16.500
DEM<2>.Q DEM<2>.D 16.500
DEM<2>.Q DIR.D 16.500
DEM<2>.Q OE.D 16.500
DEM<2>.Q P<2>.D 16.500
DEM<2>.Q R0.D 16.500
DEM<2>.Q RDR<0>.D 16.500
DEM<2>.Q RDR<1>.D 16.500
DEM<2>.Q RDR<2>.D 16.500
DEM<2>.Q RDR<3>.D 16.500
DEM<2>.Q RDR<4>.D 16.500
DEM<2>.Q RDR<5>.D 16.500
DEM<2>.Q RDR<7>.D 16.500
DEM<2>.Q RDR<8>.D 16.500
DEM<2>.Q SD.D 16.500
DIR.Q DIR.D 16.500
P<2>.Q P<2>.D 16.500
Q0.Q DEM<0>.D 16.500
Q0.Q DEM<1>.D 16.500
Q0.Q DEM<2>.D 16.500
Q0.Q R0.D 16.500
Q0.Q RDR<0>.D 16.500
Q0.Q RDR<1>.D 16.500
Q0.Q RDR<2>.D 16.500
Q0.Q RDR<3>.D 16.500
Q0.Q RDR<4>.D 16.500
Q0.Q RDR<5>.D 16.500
Q0.Q RDR<7>.D 16.500
Q0.Q SD.D 16.500
Q1.Q DEM<0>.D 16.500
Q1.Q DEM<1>.D 16.500
Q1.Q DEM<2>.D 16.500
Q1.Q R0.D 16.500
Q1.Q RDR<0>.D 16.500
Q1.Q RDR<1>.D 16.500
Q1.Q RDR<2>.D 16.500
Q1.Q RDR<3>.D 16.500
Q1.Q RDR<4>.D 16.500
Q1.Q RDR<5>.D 16.500
Q1.Q RDR<7>.D 16.500
Q1.Q SD.D 16.500
R0.Q R0.D 16.500
R0.Q RDR<0>.D 16.500
R0.Q RDR<1>.D 16.500
R0.Q RDR<2>.D 16.500
R0.Q RDR<3>.D 16.500
R0.Q RDR<4>.D 16.500
R0.Q RDR<5>.D 16.500
R0.Q RDR<7>.D 16.500
R0.Q RDR<8>.D 16.500
R1.Q RDR<0>.D 16.500
R1.Q RDR<1>.D 16.500
R1.Q RDR<2>.D 16.500
R1.Q RDR<3>.D 16.500
R1.Q RDR<4>.D 16.500
R1.Q RDR<5>.D 16.500
R1.Q RDR<7>.D 16.500
R1.Q RDR<8>.D 16.500
RDR<0>.Q RDR<0>.D 16.500
RDR<1>.Q RDR<1>.D 16.500
RDR<2>.Q RDR<2>.D 16.500
RDR<3>.Q DIR.D 16.500
RDR<3>.Q RDR<3>.D 16.500
RDR<4>.Q RDR<4>.D 16.500
RDR<5>.Q RDR<5>.D 16.500
RDR<6>.Q P<2>.D 16.500
RDR<7>.Q RDR<7>.D 16.500
RDR<8>.Q RDR<8>.D 16.500
SCI<0>.Q DEM<0>.D 16.500
SCI<0>.Q DEM<1>.D 16.500
SCI<0>.Q DEM<2>.D 16.500
SCI<0>.Q DIR.D 16.500
SCI<0>.Q OE.D 16.500
SCI<0>.Q P<2>.D 16.500
SCI<0>.Q RDR<0>.D 16.500
SCI<0>.Q RDR<1>.D 16.500
SCI<0>.Q RDR<2>.D 16.500
SCI<0>.Q RDR<3>.D 16.500
SCI<0>.Q RDR<4>.D 16.500
SCI<0>.Q RDR<5>.D 16.500
SCI<0>.Q RDR<7>.D 16.500
SCI<0>.Q RDR<8>.D 16.500
SCI<0>.Q SD.D 16.500
SCI<1>.Q DEM<0>.D 16.500
SCI<1>.Q DEM<1>.D 16.500
SCI<1>.Q DEM<2>.D 16.500
SCI<1>.Q DIR.D 16.500
SCI<1>.Q OE.D 16.500
SCI<1>.Q P<2>.D 16.500
SCI<1>.Q R0.D 16.500
SCI<1>.Q RDR<0>.D 16.500
SCI<1>.Q RDR<1>.D 16.500
SCI<1>.Q RDR<2>.D 16.500
SCI<1>.Q RDR<3>.D 16.500
SCI<1>.Q RDR<4>.D 16.500
SCI<1>.Q RDR<5>.D 16.500
SCI<1>.Q RDR<7>.D 16.500
SCI<1>.Q RDR<8>.D 16.500
SCI<1>.Q SD.D 16.500
SCI<2>.Q DEM<0>.D 16.500
SCI<2>.Q DEM<1>.D 16.500
SCI<2>.Q DEM<2>.D 16.500
SCI<2>.Q DIR.D 16.500
SCI<2>.Q OE.D 16.500
SCI<2>.Q P<2>.D 16.500
SCI<2>.Q R0.D 16.500
SCI<2>.Q RDR<0>.D 16.500
SCI<2>.Q RDR<1>.D 16.500
SCI<2>.Q RDR<2>.D 16.500
SCI<2>.Q RDR<3>.D 16.500
SCI<2>.Q RDR<4>.D 16.500
SCI<2>.Q RDR<5>.D 16.500
SCI<2>.Q RDR<7>.D 16.500
SCI<2>.Q RDR<8>.D 16.500
SCI<2>.Q SD.D 16.500
SCI<3>.Q DEM<0>.D 16.500
SCI<3>.Q DEM<1>.D 16.500
SCI<3>.Q DEM<2>.D 16.500
SCI<3>.Q DIR.D 16.500
SCI<3>.Q OE.D 16.500
SCI<3>.Q P<2>.D 16.500
SCI<3>.Q R0.D 16.500
SCI<3>.Q RDR<0>.D 16.500
SCI<3>.Q RDR<1>.D 16.500
SCI<3>.Q RDR<2>.D 16.500
SCI<3>.Q RDR<3>.D 16.500
SCI<3>.Q RDR<4>.D 16.500
SCI<3>.Q RDR<5>.D 16.500
SCI<3>.Q RDR<7>.D 16.500
SCI<3>.Q RDR<8>.D 16.500
SCI<3>.Q SD.D 16.500
SD.Q SD.D 16.500
TDR<3>.Q SD.D 16.500
DEM<0>.Q DEM<0>.D 15.500
DEM<0>.Q M1.D 15.500
DEM<0>.Q M2.D 15.500
DEM<0>.Q M3.D 15.500
DEM<0>.Q P<0>.D 15.500
DEM<0>.Q P<1>.D 15.500
DEM<0>.Q P<3>.D 15.500
DEM<0>.Q R0.D 15.500
DEM<0>.Q SCI<0>.D 15.500
DEM<0>.Q STP.D 15.500
DEM<1>.Q M1.D 15.500
DEM<1>.Q M2.D 15.500
DEM<1>.Q M3.D 15.500
DEM<1>.Q P<0>.D 15.500
DEM<1>.Q P<1>.D 15.500
DEM<1>.Q P<2>.D 15.500
DEM<1>.Q P<3>.D 15.500
DEM<1>.Q R0.D 15.500
DEM<1>.Q SCI<0>.D 15.500
DEM<1>.Q STP.D 15.500
DEM<2>.Q M1.D 15.500
DEM<2>.Q M2.D 15.500
DEM<2>.Q M3.D 15.500
DEM<2>.Q P<0>.D 15.500
DEM<2>.Q P<1>.D 15.500
DEM<2>.Q P<3>.D 15.500
DEM<2>.Q R1.D 15.500
DEM<2>.Q SCI<0>.D 15.500
DEM<2>.Q STP.D 15.500
M1.Q M1.D 15.500
M2.Q M2.D 15.500
M3.Q M3.D 15.500
P<0>.Q P<0>.D 15.500
P<1>.Q P<1>.D 15.500
P<3>.Q P<3>.D 15.500
PWM<0>.Q PWM<1>.D 15.500
PWM<0>.Q PWM<2>.D 15.500
PWM<0>.Q PWM<3>.D 15.500
PWM<0>.Q PWM<4>.D 15.500
PWM<1>.Q PWM<2>.D 15.500
PWM<1>.Q PWM<3>.D 15.500
PWM<1>.Q PWM<4>.D 15.500
PWM<2>.Q PWM<3>.D 15.500
PWM<2>.Q PWM<4>.D 15.500
PWM<3>.Q PWM<4>.D 15.500
Q0.Q Q1.D 15.500
R0.Q R1.D 15.500
R0.Q SCI<0>.D 15.500
R1.Q R1.D 15.500
R1.Q SCI<0>.D 15.500
RDR<0>.Q M1.D 15.500
RDR<1>.Q M2.D 15.500
RDR<2>.Q M3.D 15.500
RDR<4>.Q P<0>.D 15.500
RDR<5>.Q P<1>.D 15.500
RDR<7>.Q P<3>.D 15.500
RDR<8>.Q STP.D 15.500
SCI<0>.Q M1.D 15.500
SCI<0>.Q M2.D 15.500
SCI<0>.Q M3.D 15.500
SCI<0>.Q P<0>.D 15.500
SCI<0>.Q P<1>.D 15.500
SCI<0>.Q P<3>.D 15.500
SCI<0>.Q R0.D 15.500
SCI<0>.Q SCI<0>.D 15.500
SCI<0>.Q SCI<1>.D 15.500
SCI<0>.Q SCI<2>.D 15.500
SCI<0>.Q SCI<3>.D 15.500
SCI<0>.Q STP.D 15.500
SCI<1>.Q M1.D 15.500
SCI<1>.Q M2.D 15.500
SCI<1>.Q M3.D 15.500
SCI<1>.Q P<0>.D 15.500
SCI<1>.Q P<1>.D 15.500
SCI<1>.Q P<3>.D 15.500
SCI<1>.Q SCI<0>.D 15.500
SCI<1>.Q SCI<2>.D 15.500
SCI<1>.Q SCI<3>.D 15.500
SCI<1>.Q STP.D 15.500
SCI<2>.Q M1.D 15.500
SCI<2>.Q M2.D 15.500
SCI<2>.Q M3.D 15.500
SCI<2>.Q P<0>.D 15.500
SCI<2>.Q P<1>.D 15.500
SCI<2>.Q P<3>.D 15.500
SCI<2>.Q SCI<0>.D 15.500
SCI<2>.Q SCI<3>.D 15.500
SCI<2>.Q STP.D 15.500
SCI<3>.Q M1.D 15.500
SCI<3>.Q M2.D 15.500
SCI<3>.Q M3.D 15.500
SCI<3>.Q P<0>.D 15.500
SCI<3>.Q P<1>.D 15.500
SCI<3>.Q P<3>.D 15.500
SCI<3>.Q SCI<0>.D 15.500
SCI<3>.Q STP.D 15.500
STP.Q STP.D 15.500
TDR<0>.Q SD.D 15.500
TDR<1>.Q SD.D 15.500
TDR<2>.Q SD.D 15.500
DEM<0>.Q SCI<0>.CE 10.000
DEM<0>.Q SCI<1>.CE 10.000
DEM<0>.Q SCI<2>.CE 10.000
DEM<0>.Q SCI<3>.CE 10.000
DEM<0>.Q TDR<0>.CE 10.000
DEM<0>.Q TDR<1>.CE 10.000
DEM<0>.Q TDR<2>.CE 10.000
DEM<0>.Q TDR<3>.CE 10.000
DEM<1>.Q SCI<0>.CE 10.000
DEM<1>.Q SCI<1>.CE 10.000
DEM<1>.Q SCI<2>.CE 10.000
DEM<1>.Q SCI<3>.CE 10.000
DEM<1>.Q TDR<0>.CE 10.000
DEM<1>.Q TDR<1>.CE 10.000
DEM<1>.Q TDR<2>.CE 10.000
DEM<1>.Q TDR<3>.CE 10.000
DEM<2>.Q SCI<0>.CE 10.000
DEM<2>.Q SCI<1>.CE 10.000
DEM<2>.Q SCI<2>.CE 10.000
DEM<2>.Q SCI<3>.CE 10.000
DEM<2>.Q TDR<0>.CE 10.000
DEM<2>.Q TDR<1>.CE 10.000
DEM<2>.Q TDR<2>.CE 10.000
DEM<2>.Q TDR<3>.CE 10.000
SCI<0>.Q TDR<0>.CE 10.000
SCI<0>.Q TDR<1>.CE 10.000
SCI<0>.Q TDR<2>.CE 10.000
SCI<0>.Q TDR<3>.CE 10.000
SCI<1>.Q TDR<0>.CE 10.000
SCI<1>.Q TDR<1>.CE 10.000
SCI<1>.Q TDR<2>.CE 10.000
SCI<1>.Q TDR<3>.CE 10.000
SCI<2>.Q TDR<0>.CE 10.000
SCI<2>.Q TDR<1>.CE 10.000
SCI<2>.Q TDR<2>.CE 10.000
SCI<2>.Q TDR<3>.CE 10.000
SCI<3>.Q TDR<0>.CE 10.000
SCI<3>.Q TDR<1>.CE 10.000
SCI<3>.Q TDR<2>.CE 10.000
SCI<3>.Q TDR<3>.CE 10.000


Pad to Pad List

Source Pad Destination Pad Delay
SD FB 20.000


Number of paths analyzed: 353
Number of Timing errors: 353
Analysis Completed: Sat Aug 27 10:36:48 2011